[电路]DDR3_引脚定义_容量_特殊功能 发布于 2020-08-07 | 分类于 电路 | 11分钟 | 2865字数 DDR3随机存储器，引脚介绍，寻址与容量计算，ODT片内终结_ZQ校准_WriteLeveling 阅读全文 »
[电路]AD禁止联网_Cadence或Allegro文件导入AD 发布于 2020-08-07 | 分类于 电路 | 4分钟 | 1025字数 将AD禁止连接互联网，将Cadence文件(.DSN)或Allegro文件(.brd)导入到Altium Designer中 阅读全文 »
[Verilog9]仿真语法_循环_存储载入_随机数 发布于 2020-07-26 | 分类于 Verilog | 7分钟 | 1564字数 Verilog仿真语法，循环仿真语法，存储载入函数 ，随机数生成函数 阅读全文 »
[电路]差分晶振_LVDS/LVPECL/HCSL/CML模式 发布于 2020-07-26 | 分类于 电路 | 10分钟 | 2734字数 差分信号，差分晶振，LVDS/LVPECL/HCSL/CML信号模式 阅读全文 »
[Verilog8]仿真语法_时间_程序块_延时_时钟 发布于 2020-07-22 | 分类于 Verilog | 12分钟 | 2889字数 Verilog仿真语法，仿真时间设定，程序块语句体，延时等待语法，时钟激励生成 阅读全文 »
