[FPGA1]Vivado与VsCode联合使用 发布于 2020-02-19 | 标签: FPGA 、 VSCode | 4分钟 | 948字数 Vivado软件与VsCode的联合使用 阅读全文 »
[Verilog3]描述级别_组合逻辑_时序逻辑_状态机_设计优化 发布于 2020-01-17 | 标签: Verilog | 12分钟 | 2822字数 组合逻辑设计，时序逻辑设计，状态机设计，设计优化 阅读全文 »
[Verilog2]条件/循环/结构说明/元件例化/生成/预处理语句 发布于 2020-01-15 | 标签: Verilog | 18分钟 | 4454字数 条件语句，循环语句，结构说明语句，编译预处理语句，不同抽象级别的模型 阅读全文 »
[Verilog1]语言结构_数据类型_运算符与表达式_赋值语句 发布于 2020-01-14 | 标签: Verilog | 16分钟 | 4055字数 Verilog语言结构，数据类型，运算符与表达式，赋值语句 阅读全文 »
[Python3]装饰器_生成器_迭代器_内置函数_软件目录 发布于 2020-01-08 | 标签: Python | 10分钟 | 2344字数 装饰器，生成器，迭代器，内置函数，软件目录 阅读全文 »
