[FPGA9]时序路径_时延_建立保持时间_亚稳态

发布于 2020-06-19 | 标签: FPGA | 10分钟 | 2613字数

时序路径，时延，建立保持时间，亚稳态

阅读全文 »

[北斗]基于北斗定位系统的桥梁监测系统

发布于 2020-06-17 | 标签: 北斗 | 15分钟 | 4034字数

北斗三代定位系统，桥梁监测，RTK，PPP，秒脉冲

阅读全文 »

[HLS1]VSCode搭建C++环境_建立HLS工程

发布于 2020-05-30 | 标签: VSCode 、 HLS | 8分钟 | 1822字数

使用VS Code搭建C/C++运行环境，建立HLS新工程

阅读全文 »

[FPGA8]基于AXI协议的自定义IP核

发布于 2020-05-18 | 标签: FPGA | 10分钟 | 2369字数

基于AXI协议的自定义IP核

阅读全文 »

[FPGA7]AXI通信协议

发布于 2020-04-26 | 标签: FPGA | 11分钟 | 2985字数

AXI通信协议

阅读全文 »

[FPGA6]ZYNQ芯片PS配置流程

发布于 2020-04-15 | 标签: FPGA | 4分钟 | 948字数

ZYNQ芯片PS编程配置流程

阅读全文 »

[FPGA5]打包IP核_PWM发生器

发布于 2020-02-21 | 标签: FPGA | 5分钟 | 1052字数

打包IP核，PWM发生器

阅读全文 »

[FPGA4]IP核_FIFO/DataMover

发布于 2020-02-21 | 标签: FPGA | 9分钟 | 2399字数

调用IP核，FIFO，DataMover

阅读全文 »

[FPGA3]IP核_PLL/RAM/ROM

发布于 2020-02-20 | 标签: FPGA | 9分钟 | 2158字数

调用IP核，PLL，RAM，ROM

阅读全文 »

[FPGA2]创建PL工程完整流程

发布于 2020-02-19 | 标签: FPGA | 12分钟 | 2909字数

创建PL工程，RTL，约束，综合，实现，在线调试，打包IP

阅读全文 »

1
…
10
11
12