[电路]差分晶振_LVDS/LVPECL/HCSL/CML模式 发布于 2020-07-26 | 标签: 电路 | 10分钟 | 2734字数 差分信号，差分晶振，LVDS/LVPECL/HCSL/CML信号模式 阅读全文 »
[Verilog8]仿真语法_时间_程序块_延时_时钟 发布于 2020-07-22 | 标签: Verilog | 12分钟 | 2896字数 Verilog仿真语法，仿真时间设定，程序块语句体，延时等待语法，时钟激励生成 阅读全文 »
[FPGA21]高速串行总线_IBERT核 发布于 2020-07-13 | 标签: FPGA | 9分钟 | 2448字数 总线基本概念，常用高速串行总线，IBERT_UltraScale_GTH核的使用 阅读全文 »
[Verilog5]时序逻辑复位设计 发布于 2020-07-09 | 标签: Verilog | 14分钟 | 4018字数 时序逻辑电路的复位设计，同步复位/异步复位，同步/异步复位输入，提高复位扇出能力，复位体系设计 阅读全文 »
